IEEE定制集成电路大会（CICC）是集成电路设计领域的顶级会议之一，是国际半导体技术领军企业和国际顶尖高校发布最新技术进展的重要舞台。2026年CICC大会于4月19日-23日在美国西雅图召开。
集成电路学院童乔凌教授、闵闰教授团队两项研究成果被大会接收并作口头报告：“An Exponential-Decaying Current Gate Driver Achieving Ultra-Low Voltage Overshoot and 29.2% Cycle Loss Reduction for 1200V SiC MOSFET”（成果一）和“Σ-Structure Ripple-Cancellation Switching Regulator with Automatic Ripple Calibration Achieving Sub-mV Output Voltage Ripple”（成果二）。成果一展示了一种指数衰减电流型有源门极驱动芯片，成果二展示了一种亚mV级纹波集成调压器芯片。
集成电路学院博士后张德生和博士生徐浩然分别为两篇论文的第一作者，童乔凌教授和闵闰教授为两篇论文的共同通讯作者，集成电路学院为论文第一完成单位。
成果一：指数衰减电流型有源门极驱动芯片
针对新能源汽车与可再生能源系统中使用的SiC MOSFET功率开关器件，设计了一种指数衰减电流型有源门极驱动芯片，通过补偿非线性变化的栅漏电容 CGD与跨导 GM，有效抑制 SiC MOSFET 开关瞬态的电压和电流过冲。该设计引入漏源电压 VDS 峰值直接反馈与跨周期调节电路，精准控制指数衰减电流幅值，保障 1200 V SiC MOSFET 在 1000 V 直流母线电压下稳定可靠工作。该芯片采用180 nm BCD工艺制造，实测在 1000 V/60 A 工况下，电压过冲被抑制至 80 V，开关损耗降低29.2%。相比现有的研究文献成果，该论文首次对SiC MOSFET的非线性CGD和GM进行了补偿，实现了更低的电压过冲和损耗。
(a)
(b)
图1 （a）芯片die照片（b）电压过冲与开关损耗优化对比
图2 成果一与其他文献的对比
成果二：亚mV级纹波集成调压器芯片
针对5G-NR射频电路与模拟前端电路的低噪声供电需求，设计了一种亚mV级纹波集成调压器芯片。该成果基于σ-buck架构，提出基于反馈的自动纹波校准技术，通过低压辅助支路提供互补电流，消除主要纹波；同时提出基于前馈的有源非线性纹波解耦器，消除了寄生效应引起的残余纹波。该芯片采用180 nm BCD工艺制造，搭配极小尺寸的无源滤波元件，可在12V-35V宽输入电压范围内实现700μV的输出电压纹波。相比现有文献，该成果的无源滤波器件需求极低，并首次将输出电压纹波抑制至亚mV级。
图3 （a）具备ARC和ANRD的Σ-buck架构（b）Σ-buck架构的调压器芯片（c）无源滤波器件需求对比
(a) (b)
图4 芯片测试结果：输出电压纹波降低至 700 μV (a)传统buck策略(b)提出的策略
图5 成果二与其他文献的对比
